HCPL-2611-020E المنطق الخروج Optoisolator 10MBd شوتكي مشددة 5000Vrms 15kV/μs
النوع | الوصف |
الفئة | الدوائر المتكاملة |
مضمنة | |
FPGAs (مجموعة بوابة قابلة للبرمجة في المجال) | |
مفر | شركة " ليتس سيمكوندكتور " |
السلسلة | LA-ECP5 |
التعبئة | الصندوق |
عدد المراكز التدريبية/المراكز التدريبية المشتركة | 3000 |
عدد العناصر المنطقية/الخلايا | 24000 |
مجموع بتات ذاكرة الوصول | 1032192 |
عدد الإدخالات والخروج | 197 |
الجهد - الإمدادات | 1.04 فولت ~ 1.155 فولت |
نوع التثبيت | جبل السطح |
درجة حرارة العمل | -40°C ~ 125°C (TJ) |
الحزمة / الحقيبة | 381-FBGA |
حزمة أجهزة المورد | 381-CABGA (17x17) |
رقم المنتج الأساسي | LAE5UM-25 |
خصائصLAE5UM-25F-7BG381E
* كثافة منطقية أعلى لزيادة تكامل النظام
* 12K إلى 44K LUT
* 197 إلى 203 إدخالات/إخراجات قابلة للبرمجة من قبل المستخدم
* SERDES المدمجة
* 270 ميجابايت / ثانية، تصل إلى 3.2 جيجابايت / ثانية، واجهة SERDES (ECP5UM للسيارات)
• * يدعم eDP في RDR (1.62 Gb/s) و HDR (2.7 Gb/s)
• * ما يصل إلى أربع قنوات لكل جهاز: PCI Express، Ethernet (1GbE، XAUI، و SGMII،) ، و CPRI
* sysDSPTM
* بنية شرائح قابلة للخفض بالكامل
* 12 إلى 160 شريحة لتحقيق أداء عالي
• * عمليات ALU قوية 54 بت
* تقسيم الزمن تعدد MAC المشتركة
* التدوير والقطع
• * كل شريحة تدعم
• * نصف 36 × 36، اثنان 18 × 18 أو أربعة مضاعفات 9 × 9
• * العمليات المتقدمة لـ 18 x 36 MAC و 18 x 18 Multiple- Multiply- Accumulate (MMAC)
* مصادر الذاكرة المرنة
* تصل إلى 1.944 Mb sysMEMTM متضمنة كتلة ذاكرة الوصول العشوائي (EBR)
* 194K إلى 351K بت RAM موزعة
* sysCLOCK PLLs التناظرية و DLLs
* أربعة DLLs وأربعة PLLs في LAE5-45؛ DLLs اثنين وPLLs اثنين في LAE5-25 و LAE5-12
* مصدر متزامن مُعدّم مسبقاً
* سجلات DDR في خلايا I/O
* وظيفة مخصصة لمستوى القراءة والكتابة
* منطق التروس المخصص
* دعم المعايير المزامنة من المصدر
• * ADC/ DAC، 7:1 LVDS، XGMII
* أجهزة التحكم بالسرعة العالية
• * دعم الذاكرة المخصصة DDR2/DDR3 و LPDDR2/LPDDR3 مع منطق DQS ، معدل بيانات يصل إلى 800 Mb/s
* يمكن برمجته sysI / OTM العازل يدعم واسعة
مجموعة من الواجهات
* إنهاء في الشريحة
• * LVTTL و LVCMOS 33/ 25/18/15/12
* SSTL 18/15 I، II
* HSUL12
* LVDS، Bus-LVDS، LVPECL، RSDS، MLVDS
* واجهات الدخول subLVDS و SLVS ، MIPI D-PHY
* تكوين الجهاز المرن
* البنك المشترك لتكوين الإدخالات والإخراجات
* واجهة فلاش بدء التشغيل
• * الصور المزدوجة بدء التشغيل مدعومة
* العبيد SPI
* إدخال/إخراج TransFRTM لتحديثات الحقل البسيطة
* دعم التخفيف من اضطراب الحدث الفردي (SEU)
* اكتشاف الخطأ الناعم
• * تصحيح الأخطاء الناعمة دون إيقاف عملية المستخدم
* إدخال الخطأ الناعم محاكاة حدث SEU لحل مشكلة معالجة أخطاء النظام
* الدعم على مستوى النظام
* متوافقة مع IEEE 1149.1 و IEEE 1532
* كشف المحلل المنطقي
* مذبذب على شريحة للتمهيد والاستخدام العام
• * 1.1 فولت مصدر طاقة للقلب
أوصافLAE5UM-25F-7BG381E
تم تحسين عائلة ECP5 للسيارات من أجهزة FPGA لتقديم ميزات عالية الأداء مثل
معمارية DSP محسنة، سرديس عالية السرعة والواجهات المتزامنة مصدر عالية السرعة في
نسيج FPGA اقتصادي.
التصنيفات البيئية والتصديرLAE5UM-25F-7BG381E
الخصم | الوصف |
وضع RoHS | متوافقة مع ROHS3 |
مستوى الحساسية للرطوبة (MSL) | 3 (168 ساعة) |
وضع REACH | REACH غير متأثر |
الـ ECCN | EAR99 |
HTSUS | 8542.39.0001 |